#vivado
در محیط ip نرم افزار VIVADO, معمولا سیگنالهای ورودی (slave) در سمت چپ بلوک و سیگنال های خروجی(مستر) در سمت راست بلوک نمایش داده میشود
@taksuntec

#xilinx #vivado #sysgen

دوره جدید HLS برنامه نویسی با زبان C++ برای FPGA
@ Taksuntec
سرفصل دروس
https://taksuntech.ir/courses/fpga-course/hls-course

#HLS #FPGA #XILINX #VIVADO


@Taksuntec

Xilinx DMA PCIe tutorial by Roy Messinger

#Xilinx #Vivado #DMA #PCIE #BAR #PIPE #XDMA #AXI #driver

قسمت ۱۲ از ویدیو های آموزشی ZYNQ آماده شد و در سایت قرار گرفت.
در قسمت ۱۲ با محیط گرافیکی block Design در VIVADO کار میکنیم.
در قسمت دهم، یازدهم و دوازدهم و سیزدهم وارد فضای کار عملی با ZYNQ میشیم. در این چهار قسمت به صورت پروژه محور به معرفی VIVADO خواهیم پرداخت. در ابتدا یک برنامه ساده با ISE مینویسیم و قسمت های مختلف ISE رو باهم مرور میکنیم و سپس در قسمت های 11 , 12 و 13 همون برنامه رو در VIVADO به روش های مختلف انجام میدیم تا هم با VIVADO بهتر آشنا بشیم و هم بتونیم مقایسه مناسبی بین VIVADO و ISE داشته باشیم.


@taksuntec

#آموزش #ZYNQ #SoC #آموزش_ZYNQ #VIVADO #آموزشFPGA


https://taksuntech.ir/2020/04/10/zynq-learning-s3/

قسمت ۱۳ از ویدیو های آموزشی ZYNQ آماده شد و در سایت قرار گرفت.
در قسمت ۱۳ میریم سراغ شبیه سازی در در VIDADO با روش کرافیکی Block Design

در قسمت دهم، یازدهم و دوازدهم و سیزدهم وارد فضای کار عملی با ZYNQ میشیم. در این چهار قسمت به صورت پروژه محور به معرفی VIVADO خواهیم پرداخت. در ابتدا یک برنامه ساده با ISE مینویسیم و قسمت های مختلف ISE رو باهم مرور میکنیم و سپس در قسمت های 11 , 12 و 13 همون برنامه رو در VIVADO به روش های مختلف انجام میدیم تا هم با VIVADO بهتر آشنا بشیم و هم بتونیم مقایسه مناسبی بین VIVADO و ISE داشته باشیم.


@taksuntec

#آموزش #ZYNQ #SoC #آموزش_ZYNQ #VIVADO #آموزشFPGA


https://taksuntech.ir/2020/04/10/zynq-learning-s3/

تست شبکه برد ZYNQ تکسان. ارسال پایدار 1Gb بدون lost داده.
#zynq #VIVADO #xilinx #ethernet #taksun #taksuntech
https://www.instagram.com/reel/CoVKRz2gSZz/?igshid=MDJmNzVkMjY=

پشتیبانی ZYNQ 7000 و eMMC
#ZYNQ #eMMC #VIVADO #XILINX
@Taksuntec
https://taksuntech.ir

بررسی آیپی کور XADC در VIVADO
بخش اول
یه پروژه کوچیک در vivado بستیم تا خصوصیات این ip core رو باهم ببینیم و نحوه کانفیگش رو بررسی کنیم.
کیفیت بالاتر در آپارات
https://aparat.com/v/pR5h6

#xadc #vivado
@taksuntec
http://taksuntech.ir

بررسی آیپی کور XADC در VIVADO
بخش دوم
یه پروژه کوچیک در vivado بستیم تا خصوصیات این ip core رو باهم ببینیم و نحوه کانفیگش رو بررسی کنیم.
کیفیت بالاتر در آپارات
https://aparat.com/v/RKs9a
#xadc #vivado
@taksuntec
http://taksuntech.ir

یه سری مقالات فارسی آماده کرده بودیم که در قالب کتاب آموزشی ZYNQ به چاپ برسونیم. اما وقت اجازه اینکار رو به ما نداد
تصمیم گرفتیم به صورت یه سری مقالات فارسی در سایت منتشر کنیم.
هفته ای ۲ تا ۳ مقاله آماده میشه و در سایت قرار میگیره.
انشاله که این مقالات مفید واقع بشه‌
بهتره قبلش ویدیو های توضیح ZYNQ رو از آپارات ببینین.
این مقالات‌ از صفر برای آموزش ZYNQ و VIVADO استفاده میشه.
در سایت بخش مقالات و بخش FPGA میتونین این سری مقالات رو ببینین

لین دیدن همین ویدیو در اینستاگرام

@taksuntech
#آموزش
#zynq #vivado

کلاس های ZYNQ, HLS و Linux ترم تابستان تکسان باهمکاری ALINX و آرتمیس کاریا شروع شده.
برای ثبت نام در دوره های آموزشی به سایت آرتمیس کاریا مراجعه کنین
https://artemiskaria.ir/inst

#ZYNQ #FPGA #VIVADO #HLS
#کلاس آموزشی

بین ps و pl برای dma ۴ کانال وضعیت (status/event) در نظر گرفته شده که به DMA PS متصل است با کمک این کانال ها PL میتونه درخواست های مختلفی رو به DMA PS بفرسته و حتی طول پکت داده های DMA PS رو کنترل کنه
#XILINX #ZYNQ #FPGA #VIVADO
@taksuntec
Taksuntech.ir